VHDL

QucsのVHDLシミュレーションの不調

Mohmongar
ちょっとQucsを使う機会があり、Windows版をダウンロードして、VHDLのサンプルを作ってはいろいろいじっていたがどうもたまにシミュレーションがうまく動かない。VHDLをいじって新しく追加した入出力端子がグラフの選択肢に現れない。いろいろ調べてみると、どうも.qucsフォルダ以下にできるdigi.ccが更新されていない。これはVHDLファイルからC++ファイルに変換した時にできるC++のソースだ。どうもVHDLがCC変換できずにエラーが出てるのに、そのまま前のビルド?を使ってシミュレーションまでしてしまっているようだ。事前の策として、QUCSDIGI.BATに以下のエラーチェックを入れて、エラーだとシミュレーションまで進めないことで解決。Windows環境のみの問題か?ちなみにうちのfreehdl-v2cc.exeはコマンドラインで実行時に構文エラーで停止すると、「途中で動作を停止しました」とダイアログがでる。動作環境はWin8.1 64bit。 echo running C++ conversion... freehdl-v2cc -m %NAME%._main_.cc -L"%FREEHDL%/share/freehdl/lib" -Lvhdl -o %NAME%.cc %NAME%.vhdl REM ここから追加 if NOT "%ERRORLEVEL%"=="0" GOTO :vhdlerr REM ここまで追加 : REM ここから追加 :vhdlerr echo VHDL convert error exit /b 1 goto end REM ここまで追加